PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-007762

(43)Date of publication of application: 13.01.1992

(51)Int.Ci.

G06F 12/00

G06F 12/02

(21)Application number: 02-111543

(71)Applicant: FUJI XEROX CO LTD

(22)Date of filing:

26.04.1990

(72)Inventor: MARUYAMA NOBUTAKA

MITSUTAKE KATSUYA


(54) MEMORY ACCESS METHOD

(57)Abstract:

PURPOSE: To enable a CPU to have an access to a memory at a high speed by estimating the address value for the next access request and transmitting the estimated address value to the memory before the

next access request is received from a requester.

CONSTITUTION: A memory access device 1 has an access to a memory 3 in response to an access request given from a CPU 2 and then reads and writes the data. Then the address value is estimated for the next access request based on the address value obtained at the precedent access. This estimated address value is sent to the memory 3 before the next access request is received from a requester, i.e., the CPU 2. Then the actual address value set when the next access request is received from the CPU 2 is compared with the estimated address value. When the coincidence is obtained between both address values, the data are read and written out of and into the memory 3 based on the estimated address value that is already sent to the memory 3. Thus the access time of the CPU 2 to the memory 3 is shortened.



⑲ 日本園特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平4-7762

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)1月13日

G 06 F 1

12/00 12/02 5 6 2 5 5 0 8841-5B 8841-5B

審査請求 未請求 請求項の数 1 (全9頁)

60発明の名称

メモリアクセス方法

②特 願 平2-111543

②出 願 平2(1990)4月26日

 修 差

神奈川県川崎市高津区坂戸100番1号 ΚSPR&Dビジ

ネスパークビル 富士ゼロツクス株式会社内

@発明者 光武 克也

神奈川県川崎市高津区坂戸100番1号 КSPR&Dビジ

ネスパークビル 富士ゼロツクス株式会社内

勿出 願 人 富士ゼロツクス株式会

社

個代 理 人 弁理士 木村 高久

東京都港区赤坂3丁目3番5号

明報音

1、発明の名称

メモリアクセス方法

2. 特許請求の範囲

要求元からのアクセス要求に応じて読み書きすべきデータを所定のワード単位でメモリに読み書きするメモリアクセス方法において、

既にアクセスした際のアドレス値に基づいて次回のアクセス要求時のアドレス値を予測し、該予測したアドレス値を要求元からの次回のアクセス要求競にメモリに送出し、さらに要求元からの実際のアクセス要求時のアドレス値と前記予測したアドレス値に基づいてメモリにデータを読み書きするようにした

ことを特徴とするメモリアクセス方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は読み書きすべきデータを所定のワード 単位でメモリに読み書きするメモリアクセス方法 に関する。

〔従来の技術〕

従来、CPUからのアクセス要求に応じてメモリをアクセスするメモリアクセス装置では、CPUからのアクセス時に送出されたアドレスを入力し、この入力したアドレスをメモリに送出し、さらにCPUからのアドレスストローブ信号に基づいて、アドレスを指定しアクセスするようにしている。

第8図はスタティックRAM(以下、SRAM という)へのアクセスサイクルを示したタイミン・グチャートである。この従来のアクセス方法においては、第8図(b)に示すようなアドレスがSRAMに送出される場合は、同図(a)に示すようなCPUからのアドレスストローブ信号ASに基づいて、アクセスすべきアドレスが指定されることになる。この指定されたアドレスに基づいて リードノライトのアクセスを行うことができる。

また第9図はダイナミックRAM(以下、、DRAM)にかってクセスクサイクルをクケイとスカレスをクロのである。このではなスカレスをクロのである。このではなる。このではなるでは、ないのではないでは、ないのではないでは、ないのではないでは、ないのではないできる。これには、アインスを行うにある。ことができる。ことができる。

(発明が解決しようとする課題)

ところで、上述した従来のメモリアクセス装置では、SRAMあるいはDRAMのメモリのアクセスに廃しては、CPUから送出されたアクセスすべき確定されたアドレスを入力し、この入力したアドレスをメモリに送出しなければならず、C

本発明に係るアクセスを表した際のアドレスをを予測した際のアドレスをを予測した。そのでは、一つでは、大力を表すない、では、一つでは、大力を表すない。では、大力を表すない。では、大力を表すないが、大力を表すないが、大力を表すないが、大力を表する。では、大力を表すないが、大力を表する。では、大力を表する。では、大力を表する。

(実施例)

以下、本発明に係るメモリアクセス方法の実施 例を添付図面を参照して説明する。

第2個及び第3回は本発明に係るメモリアクセス方法のメモリへのアドレスの送出動作を説明するためのタイミングチャートである。

第2回はスタティックランダムアクセスメモリ

P Uからの次のアクセスすべきアドレスが確定しないうちは、メモリに対しアドレスを指定することができないことになる。このことがCPUのメモリに対するアクセスの高速化の障害となっている。

本発明は上記実情に魅みてなされたものであり、 高速なメモリアクセスを行うことができるメモリ アクセス方法を提供することを目的とする。

(課題を解決するための手段)

(作用)

(以下SRAMという)へのアドレスの送出タイミングを示している。同図(b)に示すように、1回目のアクセス時のアドレス①をSRAMへ送出し、次のアクセス時のアドレス(①+1)を、中央処理装置(以下、CPUという)からの2回目のアクセス時のアドレス(①+2)も同様に送出する。

ここで、アドレス (①+1) はアドレス ①を+1フード分インクリメントした値であり、同様にアドレス (①+1) を+1ワード分インクリメントした値である。例えば、アドレス ①か100番地であった場合、+1ワード分インクリメントされたアドレスは、8blt 系のCPUでは101番地、16blt 系のCPUでは104番地となる。

第 3 図はダイナミックランダムアクセスメモリ (以下、DRAMという) へのアドレスの送出タ イミングを示している。同図(b)に示すように、 1 回目のアクセス時の行 (Row) アドレス及び 列 (Clumn) アドレスをDRAMへ送出し、 次のアクセス時の行(Row)アドレスを、CP Uからの2回目のアクセス要求前にDRAMに送 出し、次に列(Clumn)アドレスをDRAM に送出する。同様に3回目のアクセス時の行(R ow) アドレスも、CPUからのアクセス要求前 にDRAMに送出する。これによってCPUから のアクセス要求前に行(Row)アドレスを指定 することができる。

上述したように、次のアクセス時のアドレスを 予測し、該予測したアドレスを、CPUからのア クセス要求的に、メモリ(SRAM、DRAM) に送出することが可能なのは、一般的にCPUの 送出するアドレスは、あるアドレスを送出すると 次はその付近のアドレスをアクセスする傾向があ るので、次回のアドレスを予測できるからである。

朔えば、命令のフェッチは多くの場合、1ワー ドづつ増加したアドレスを連続して送出すること が多いし、またスタックポインタを用いたデータ

される選択信号に応じて適宜選択してメモリ3に 出力するセレクタ14と、上記各部を制御するコ ントロール回路15とを有して構成されている。

第4図はメモリアクセス動作を示す状態連移図 であり、周図において、状態1~3の各状態、及 びある状態から他の状態に遷移する際の条件は、 遷移条件/動作(=出力信号)で示される。

ここで是移条件において、ASはEPUから出 力されるアドレスストローブ信号、EQはコンパ レータから出力されるアドレスが一致しているこ とを示すイコール信号をそれぞれ示している。な お、AS、EQの場合は、それぞれハイレベルを 示しており、AS、EQの上に- (バー) が付し てある場合は、ローレベルを示している。

また動作において、出力信号 - [LE、SEL 、AC K 】の各信号においては、LEはラッチ回路11 に入力されるラッチイネーブル信号、SELはセ レクタ14に入力されるセレクト信号、ACKは CPU2に入力される応答信号をそれぞれ示して いる。さらに [LE、SEL 、ACK] の各信号レベル

のアクセスも1ワード増加したアドレス又は1ワ ード減少したアドレスを連続して送出することが 多い。従って前回のアクセス時のあるアドレスに 1ワード分インクリメントしたアドレスを、次回 のアクセス時前に、メモリに送出しておくことが できる。

第1図は本発明に係るメモリアクセス方法を通 用したメモリアクセス装置の一実施例を示すプロ ック図である。同図において、メモリアクセス装 置1ほ、CPU2からのアクセス要求に応じて、 メモリ3をアクセスしてデータのリード/ライト を行う。

メモリアクセス装置1は、CPU2からのアド レスをラッチするラッチ回路11と、ラッチ回路 11から出力されたアドレスを+1ワード分イン クリメントするインクリメンタ12と、インクリ メンタ12から出力されたアドレスとCPU2か ら出力されたアドレスとを比較するコンパレータ 13と、インクリメンタ12から出力されたアド レス及びCPU2から出力されたアドレスを入力

において *1* はハイレベル、 *0* はローレベ ルを示している。

さらに問因において、Est Timer はReset Time r 、 Aはメモリアクセスタイムをそれぞれ示して

次に上記メモリアクセス装置のメモリアクセス 動作を第5図及び第6盥を用いて説明する。

ここでは、

ネゲートャインアクティブ (ハイレベル) アサート=アクティブ (ローレベル) としている。

いま、メモリ3をSRAMとし、またCPUか ら、第5図(a)に示すようなアドレス、同図 (e)に示すようなアドレスストローブ(以下、 ASという) 信号、同図(1)に示すようなデー タストローブ (以下、DSという) 信号が出力さ れるものとする。

ここで、時点も1前において、CPU2から出 力されたアドレス①(第5図(a) 参照) がラッ チ回路11、コンパレータ13、セレクタ14に 上述した状態で、コントロール回路 1 5 は、第 3 図 (e) に示すように時点 t 2 でネゲートから アサートされた A 5 信号に基づいて、ラッチイネ ープル (以下、LEという) 信号及び S E L 信号 をネゲートからアサートして出力する。

コントロール回路 1 5 からの E E 信号を入力するラッチ回路 1 1 では、第 5 図(1)に示すように時点 1 8 でアサートされた E E 信号に基づいて、C P U 2 から出力されたアドレス ② をラッチした

また時点はもからよそリアクイスタイスを経過にたりのでは、第900でで、アクイスを行った。アクリリードサイクル番では、アクリリードサイクル番では、アクリリードでは、アクリリーがでは、アクリーをでは、アクリーをでは、アクリーをでは、アクリーをでは、アクリーをでは、アクリーをできませんが、アクリーをできませんが、アクトになった。アファンには、アクルによりを終了する。

ところで、CPUサイクル [1] の時点 t 6 では、例えば、CPU2がアドレス②をアクセスしていると(第5図(a)参照)、インクリメンタ12からは、アドレス(②+1)が出力されている(第5図(c)参照)。また時点 t 6 以降、アサートからネゲートに変化した AS 信号を入力するコントロール回路 1 5 は、時点 t 6 でネゲートされた AS 信号に基づいて、SEL 信号及びLE

一方、セレクタ14では、第5図(j) に示す ように時点 18 でアサートされた SEL信号に基 づいて、今まで選択していたインクリメンタ12 側のアドレス (アドレス (①+1)) に変わって、 第3図(d) に示すように CP U 2 側のアドレス (アドレス②) を選択してメモリ3に送出する。

信号をネゲートにする。

セレクタ14では、時点 t 8 でネゲートされた S E L 信号に基づいて、今まで選択していた C P U 2 から出力されたアドレス値(アドレス②)に 代わって、インクリメンタ12 から出力されたア ドレス(アドレス(②+1))を選択して、メモ リ3に出力する(第5図(d)参照)。

以上説明したようにCPUサイクルIでは、上記第4 図に示した状態選移において、状態 1 → 選移 (1-1) → 状態 2 → 状態 3 という具合に状態が遷移する。

次に C P U サイクル II の 開始時 C P U 2 から出力された アドレス (② + 1) は、ラッチ回路 1 1、コンパレータ 1 3、セレクタ 1 4 にそれぞれ入力され、またアサートされた A S 信号はコントロール回路 1 5 に入力される。

このとき、コンパレータ13からは、インクリメンタ12からのアドレス値(②+1)と、CP り2からのアドレス値(②+1)との比較結果と して、アサートされたEQ信号が出力される(第 5 図 (h) 参照)。

するとコントロール回路 1 5 は、時点 t 10でアサートで E Q 信号 E 基づいて、 L E 信号 及び S E L 信をアサートする。これによった L E に ラッチ 回路 1 1 では、 G P U 2 かった L C 2 + 1 に で なった L C 2 + 1 に かった L C 2 + 1 に かった L C 2 + 1 と で を チンクリメンクリメンクリメンタ 1 2 は へ スカリメンクリンス (②+1)を + 1 ワード レスクリンス (②+1)を + 1 ワード レスクリント し た アドレス タ 1 3 に 出力する (第5 図 (c) 参照)。

一方セレクタ14では、時点 t 10でアサートされた SEL信号に基づいて、インクリメンタ12 側のアドレス値(アドレス(②+2))に代わって、CPU2側のアドレス値(アドレス(②+1))に切替えて出力する。なお、このときはインクリメンタ12からの出力及びCPU2からの出力は共にアドレス(②+1)なので出力値は変わらない(第5図(d)参照)。

していない場合は、上述した時点 t i 以降のタイ ミングで統出し動作が行われる。

以上競明したように、例えば、実際に C P U 2 がアドレス (アドレス (②+2)) を出力する時点 t 14より前の時点 t 13で、インクリメンタ 1 2 が C P U 2 から出力されるべきアドレス (アドレス (②+2)) をメモリ 3 に出力しているので、第 3 図に示すように、時間 T (= t 14-t 13) だけ C P U 2 のサイクルタイムが短縮される。

なお、時点 t 8 からメモリアクセスタイムを経過した時点 t 12からは、メモリリードサイクルでは、データバス上にデータが生じる。 と同時にコントロール回路 1 5 は、CPU2に対しメモリリードした旨を知らせるために第 5 図(g)に示すようにネゲートの A C K 信号をアサートにする。

この時点 t 12でアサートされた A C K 信号に応答した C P U 2 は、 C P U サイクル []] を終了する。また時点 t 12で A C K 信号がアサートされた後は、上記時点 6 、時点 t 8 での動作と同様の動作が、時点 t 18、時 14においても行われる。

以上説明したように CP Uサイクル II では、上記第4 図に示した状態選移図においては、状態 I →遷移 (1-2) →状態 2 →状態 3 という具合に状態が通移する。

次に、CPU2が次のCPUサイクル皿を開始 するに際し、アクセスすべきアドレスが前回のアドレスと連続している場合は、上述した時点 t 9 以降のタイミングで読出し動作が行われ、一方、アクセスすべきアドレスが前回のアドレスと連続

(WE)信号に基づいてデータの書き込みが行われることになる。このWE信号は、第5図(k)に示すWRITE信号を同図(f)に示すDS信号との論理和をとった信号である。

以上説明したように本実施例によれば、CPUからの前回アクセスした時のアドレスを+1ワード分インクリメントし、このインクリメントしたアドレスを、CPUからので回のアクセス)では送出しておくことにより、OE信号/WE信号に基づいて、メモリにアクセスタイムを大幅に短縮することが可能となる。

なお上記実施例では、スタティックRAMへのアクセスについて説明したが、ダイナミックRAMへのは、クセスについても同様な動作を行うことにより実現することができる。この場合、データの読み書きは、行アドレスストローブ信号に基づいて行われることになる。

また上途した命令フェッチとデータアクセスは

特閒平4-7762(6)


一般的には交互に行われる。例えば、スタックを連続してデータを読みからの 能出して 至 と な 女 り か の 気 は で で と な が は か か の で 質 域 と で で し ま さ し な か の 応 類 な っ て しま さ し た か と 変 越 の 応 用 例 と で で れ 第 で は か こ た が ま し た メ モ リ ア ク セ ス 装 置 を 設 け 、 な れ 独 立 に 動 作 さ せ る よ う に し て も 良 い 。

1 … メモリアクセス装置、 2 … 中央処理装置 (CP U)、 3 … メモリ、 1 1 … ラッチ回路、 1 2 … インクリメンタ、 1 3 … コンパレータ、 1 4 … セレクタ、 1 5 … コントロール回路。 コントロール回路15をアクティブの状態にする 舘号S2をコントロール回路15に送出する。 またCPU2には、メモリアクセス装置71あるいは73からのACK(応答)信号がOR回路75を経て入力される。なお、一方のメモリアクセス 装置がアクティブのときは、他方のメモリアクセス 装置は畠己の状態を保持している。

(発明の効果)


以上説明したように本発明によれば、次回のファクセスを表明によれば、次下測したと野球時のアドレス値を予測してアクロのアウスを強い、下のアウセスを含むしたが一致したが一致と合って、いい、大手がある。というには、いいないのアクセスタイムを大幅に短縮できる利点がある。

4. 図面の簡単な説明




Rst Timer: Reset Timer A:メモリアクセスタイム


第4図




第1図




第2図




第3図




第5図




第6図



第7図



第8図



第9図